9B日本国特許庁(JP) ⑩特許出願公開

⑫ 公 開 特 許 公 報(A) 平2-100717

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成 2年(1990) 4月12日

G 06 F 7/52

320 D

7056-5B

審査請求 未請求 請求項の数 1 (全8頁)

図発明の名称 固定小数点除算方式

> . ②特 顧 昭63-252905

忽出 願 昭63(1988)10月8日

社内

@発 明 者 牧田 明 久

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会

@発明者 井

の出類 人 日本電気株式会社

東京都港区芝5丁目33番1号

创出 顧 人

甲府日本電気株式会社 山梨県甲府市丸の内1丁目17番14号

四代 理 人 弁理士 芦 田 坦 外2名

1. 発明の名称

固定小数点除算方式

2. 特許請求の範囲

1) 正の整数除算を行う固定小数点除算方式に おいて.

除数、被除数の有効桁の最上位桁を、除数。 最初の剰余の最上位桁に桁合せする 2º 進桁合せ シフタ(n ≥ 1) と。

該桁合せされた除数を+1,-1,-2,-4 。 3. 発明の詳細な説明 ··· - 2 6 数 発生回路と、

前記除数、被除数の有効桁より商の有効桁を 事前に算出する有効桁算出回路と、

前配倍数発生回路の出力と桁合せされた剰余 を入力し、剰余から桁合せされた除数の仮の部 分商倍(+1,+2,+3…+(2ⁿ-1)) され た数をそれぞれCBAトゥリーを用いて波算し。 仮の剰余のキャリーデータとサムデータを得て。

仮の剰余の符号を求め、負とならない最大の仮 の剰余および部分商を選択し、真の剰余と真の n ビットの部分商を得る選択回路と,

商が有効桁となるまで部分商をロビットづつ くり返し求め、商の母下位桁が求まった後、キ ャリーデータとサムデータを加算し、剰余とす る加算回路と.

剰余を被除数が桁合せした量だけ右シフトさ せるシフォとを有することを特徴とする固定小 数点除挥方式。

〔産業上の利用分野〕

本発明は固定小数点除算方式に関し、特に正 の整数の除算で、商の有効桁を事前に求め、C SAを用いて部分商をロビット単位で有効桁だ け求める固定小数点除算方式に関する。

〔従来の技術〕

正の整数除算を行う固定小数点除算方式は従 来、商を1ピットづつ求めていた。この従来例 を第4図に示す。被除数はレジスを16,17 へ上位、下位と分けて格納され、除数はレジスを を18ないないなののではないなののでは、17ないでは、18ないないのでは、16、17を おた部分をレジスを18は一分では、18ないでは、18ないないでは、18ないでは、1

以上の動作をレジスタ17のデータがシスト し終わるまでくり返すことによりレジスタ16 のデータが剰余にレジスタ17のデータが商に なる。

以下氽日

(実施例)

次に、本発明の実施例について図面を参照して説明する。

第1回は本発明の一実施例の除算回路である。 n=2として説明する。1は除数、被除数の 有効桁の最上位桁を、除数、最初の剰余の最上 位桁に桁合せする4進桁合せシフタ、2は除数 を保持するレジスタ、3はキャリーデータを保 [発明が解決しようとする課題]

しかしながら従来の固定小数点除算方式は、 1 サイクルの預算で商を1 ピットづつ算出し、 除数、被除数の桁数にかかわらず演算を実行し ているので、商と剰余を算出するまでに何サイ クルも必要とした。また、ロピットづつ部分商 を求める方式ではフルアダーを多数必要とし、 ハード量が多くなる欠点がある。

そこで、本発明の技術的課題は、上配欠点に 電み、実行サイクルを低減した固定小数点除算 方式を提供することである。

[課題を解決するための手段]

本発明によれば、除数、被除数の有効桁の段上位桁を除数、最初の剰余の最上位桁に桁合せする 2ⁿ 進桁合せシフタ(n ≥ 1)と、桁合せされた除数を + 1, - 1, - 2, - 4 ··· - 2ⁿ 倍する倍数発生回路と、除数、被除数の有効桁より商の有効桁を事前に算出する有効桁算出回路と、倍数発生回路の出力と桁合せされた剰余を入力し、剰余から桁合せされた除数の仮の部分商倍

まず、除数、被除数は4進桁合センフタ1で桁合せされ、桁合せされた除数はレジスタ2と除数レジスタ6へ格納され、桁合せされた被除数は被除数レジスタ4へ格納される。除数、被除数の有効桁より有効桁算出回路5で商の有効桁を算出し、レジスタ8へ格納する。除数レジスタ6の出力は倍数発生回路9へ入力され、

- 1 倍から - 3 倍までが C S A 1 1 ~ 1 4 で被

除数レジスタ4の上位桁(仮の剰余)と加算さ れる。選択回路15では、C8A11~140 出力のキャリーデータとサムデータより仮の剩 余の符号を求め、負とならない最大の仮の剰余 および部分商を選択し、真の剰余と真の2ピッ トの部分商を得る。サムデータは被除数レジス タ4の上位桁へ格納され、下位桁は出力線50 により2ヒット左シフトされる。 下位2ヒット には、真の部分鹿が格納される。左シフトされ た2ピットは被除数レジスタ上位桁の下位2ピ ットにシフトする。 キャリーデータはレジスタ 3へ格納され,次のサイクルでCSA 11~14 で加算される。 CSA11~14は第2図の様 に構成される。入力数53に除数レジスタもの 出力、51に被除数レジスタ4の出力の上位桁 が入力される。 n = 2 なので、倍数発生回路9 の出力で、+1,+2,+3倍の除数をCBA 11~14で被算する。その出力のキャリーデ ータとサムデーダより仮の剰余の符号を求め、 負とならない最大の仮の剰余および部分商を建

除数を一1,一2,~3倍し被除数の上位3桁 (6 ピット) と加算する。加算結果が負となら ない最大の部分商 Q2 は01 である。4 ステップ では部分商 Q1 を求める。前ステップの加算結果 1000101(部分商1)の下位2桁(4ビッ ト)と、被除数0010111000の下位2桁 (4ピット)と部分商1桁(2ピット)01を 連結して、0101100001 となる。この上 位3桁(6ビット)と除数の-1,-2,-3 倍を加算する。加算結果が負とならない最大の 部分商 Q1 は 11 である。この加算結果 1 0 0 0 100 (部分商11)の下位2桁(4ピット) と、被除数0101100001 の下位2桁(4 ピット)と、部分商11を連結すると01000 00111となる。5ステップでは上位3桁(6 ビット)を2ステップで桁合せした量だけ右シ フトさせる。000100の下位2桁(4ビット) 0100が剰余となり0100001110下位 2桁(4ビット)0111が商となる。

日念不以

択し、真の剩余と耳の2 ピットの部分商を選択 回路12 で選択する。真の部分商、サムデータ、キャリーデータを出力級54,55,56より 出力する。

以上の動作を有効桁だけくり返した後、レジスタ3 に格納されたキャリーデータはサムデータとアダー7 で加算され、レジスタ4の上位桁に格納される。このデータはシフタ10で被除数の桁合せ量だけ右シフトして剩余となる。商はレジスタ4の下位桁に格納される。

ここで、本方式を用いて除算を実際例で説明する。結果が出るまで5ステップに分けて第3 図説明する。1ステップでは被除数、除数を 00101110,01110とする。このとき商の 有効桁は2ケタと算出される。部分商を上位桁 よりQ2,Q1とする。2ステップでは被除数、 除数を4進桁合せレフタで桁合せする。その結 果、被除数は10111000となり、除数は変 らない。3ステップではn=2なので被除数を 上位2ビット拡張してから部分商Q2を求める。

(発明の効果)

以上説明したように本発明は、nビットごとに商を求め、商の有効桁を事前に算出することにより、実行サイクルを波らす効果がある。また、CSAを用いることにより、ハード量を減らす効果がある。

4. 図面の簡単な説明


第1図は本発明の実施例で、第2図は倍数発生回路。CSA、選択回路の例を示した図で、 第5図は除算の実際例で、第4図は従来例である。


1 … 2 n 進桁合せシフター、 2,3,8,16,17,18 … レシスタ、 4 … 被除数レシスタ、 5 … 有効桁算出回路、 6 …除数レジスタ、 7,19 … アダー、 9 … 倍数発生回路、 10 … 桁合せシフター、 11~14 … C 8 A、 15 … 選択回路。

代理人 (7783) 弁理士 池 田 憲 保




第 1 図






第 3 図



第 4 図



手統補正書(自発)

平成 2年 1月 8日

特許庁長官 吉田文 穀 殿

1. 事件の表示

昭和63年特許願第252905号

2. 発明の名称

固定小数点除算方式

3. 補正をする者

事件との関係 特許出願人

名称 (423)日本電気株式会社

名称 甲府日本俄氨株式会社

4. 代理人 〒105

住所 東京都港区西新橋1丁目4番10号

第三森ピル TEL (591)1507(代)

氏名 (7127) 弁理士 後 藤 洋 介

(ほか2名)

5. 補正の対象

①明和杏全文

6. 補正の内容 方式 (例)

①別紙のとおり



明 緪 割

1. 強明の名称

题定小数点除算方式

2. 特許請求の範囲

1)正の整数除算を行う固定小数点除算方式において,

除数。被除数の有効桁の最上位桁を、桁合せする2 * 進桁合せシフタ(n ≥ 1) と、

装桁合せされた除数を+1. −1. −2. −4 …−2 π倍する倍数発生団路と、

前記除数。被除数の有効桁より商の有効桁を那前に算出する有効桁算出回路と、

前記倍数発生回路の出力と析合せされた剩余を 人力し、剩余から析合せされた除数の仮の部分商 倍(+1、+2、+3…+(2°-1))された 数をそれぞれCSAトゥリーを用いて建算し、仮 の剰余のキャリーデータとサムデータを得て、仮 の剰余の符号を求め、負とならない最小の仮の劇 余および部分商を選択し、真の剰余と真の n ピットの部分商を得る選択回路と、

商が有効桁となるまで部分商をnビットづつくり返し次め、商の最下位桁が求まった後、キャリーデータとサムデータを加算し、剰余とする加算回路と、

利余を被除数が桁合せした 益だけ右シフトさせるシフタとを有することを特徴とする固定小数点除算方式。

3. 発明の詳細な説明

【産業上の利用分野】

本免明は固定小数点除算方式に関し、特に正の整数の除算で、高の有効桁を事前に求め、CSAを用いて部分商をnビット単位で有効桁だけ求める固定小数点除算方式に関する。

[従来の技術]

正の整数除算を行う固定小数点除算方式は従来, 商を1ビットづつ求めていた。この従来例を第4 図に示す。被除数はレジスタ16、17へ上位,

で、耐と剰余を算出するまでに何サイクルも必要とした。 又、 n ビットづつ部分商を求める方式ではフルアダーを多数必要とし、 ハード量が多くなる欠点がある。

そこで、本発明の技術的課題は、上記欠点に鑑み、実行サイクルを低減した固定小数点除算方式を提供することである。

[24 題を解決するための手段]

下位と分けて格納され、除数はレジスタ18へ格納される。レジスタ16、17は連結してシフト動作する。レジスタ16に格納された部分被除としてアダー19で減算が実行される。Cout ー 1 ならば減算結果は正で、部分商は1となり、レジスタ17の下位1ピットに入力され、減算結果は グスタ17の下位1ピットに入力される。Cout ー 1 なられてのでは1ピットでなり、レジスタ16はアウェットで入力される。では1ピットでなって、カされる。

以上の動作をレジスタ17のデータがシフトし 終わるまでくり返すことによりレジスタ16のデ ータが利余にレジスタ17のデータが商になる。 【危明が解決しようとする課題】

しかしながら従来の固定小数点除算方式は、 1 サイクルの演算で顔を 1 ビットづつ算出し、 除数、 被除数の桁数にかかわらず演算を実行しているの

[火施例]

次に、本発明の実施例について図面を参照して説明する。

第1 図は本意明の一実施例の除算回路である。 n = 2 として説明する。1 は除数、被除数の有 勿桁の最上位桁を、除数、最初の剩余の最上位桁 に桁合せする4 進桁合せシフタ、2 は除数を保持 するレジスタ、3 はキャリーデータを保持する ジスタ、4 は被除数レジスタ、5 は除数、被除力 の行効桁より面の行効桁を算出する有効桁算出する の行効桁を関し、剩余を求めるアダー、8 は前 の有効桁を保持するレジスタ、9 は桁合せされた

特開平2-100717(ア)

除数を+1. -1. -2. -4倍する倍数発生回路、10は利余を被除数が桁合せした量だけ右シフトするシフタ、11~14は利余と倍数発生回路の出力を減算するCSA、12はCSAの出力の符号を求め負とならない最大の部分商を選択する選択回路である。以上が除算回路の構成要素である。

される。このデータはシフタ10で被除数の行合せ量だけ右シフトして利余となる。前はレジスタ4の下位桁に格納される。

ここで、本方式を用いて除算を実際例で説明す る。 粘果が出るまで 5 ステップに分けて第3 図に **説明する。1ステップでは被除数、除数を001** 0 1 1 1 0 . 0 1 1 0 とする。このとき顔の有効 桁は2ケタと採出される。部分商を上位桁よりQ z. Q,とする。2ステップでは被除数、除数を 4 進桁合せシフタで桁合せする。その結果、被除 数は10111000となり、除数は変らない。 3 ステップでは n = 2 なので被除数を上位 2 ピッ ト拡張してから部分剤Q2を求める。除数を-1. - 2, - 3 倍し被除数の上位 3 桁 (6 ピット) と 加算する。加算結果が負とならない最大の部分部 QıはO1である。4ステップでは部分商Q」を 求める。前ステップの加算結果1000101 (部分所1) の下位2桁(4ピット) と。被除数 0010111000の下位2桁(4ピット)と 部分商1桁(2ピット)01を連結して、010

スタ4の上位桁へ格納され、下位桁は出力線50 により2ピット左シフトされる。下位2ピットに は,真の部分商が格納される。左シフトされた2 ピットは被除数レジスタ上位桁の下位2ピットに シフトする。キャリーデータはレジスタ3へ格的 され、次のサイクルでCSA11~14で加算さ れる。CSA11~14は第2図の様に構成され る。人力数53に除数レジスタ6の出力、51に 被除数レジスタ4の出力の上位桁が入力される。 n = 2なので、倍数発生回路9の出力で、+1, + 2, + 3 倍の除数を C S A 1 1 ~ 1 4 で減算す る。その出力のキャリーデータとサムデータより 仮の剰余の符号を求め、負とならない最大の仮の 剰余および部分所を選択し、 真の剰余と真の2m ットの部分商を選択回路15で選択する。 奥の部 分前、サムデーク、キャリーデータを出力線54. 55,56より出力する。

以上の動作を有効桁だけくり返した後、レジスタ3に格納されたキャリーデータはサムデータとアダー7で加算され、レジスタ4の上位桁に格納

[発明の効果]

以下杂日

4. 図面の幼単な説明

第1 図は本充明の実施例で、第2 図は倍数発生 回路、CSA、選択回路の例を示した図で、第3 図は除算の実際例で、第4 図は従来例である。

1 ··· 2 ° 逃桁合せシフター, 2 ·· 3 ·· 8 ·· 1 6 ·· 1 7 ·· 1 8 ··· レジスタ, 4 ··· 被除数レジスタ ·· 5 ··· 行効桁算出回路 ·· 6 ··· 除数レジスタ ·· 7 ·· 1 9 ··· アダー ·· 9 ··· 倍数免生回路 ·· 1 0 ··· 桁合せシフター ·· 1 1 ~ 1 4 ··· C S A ·· 1 5 ··· 選択回路 ··

代理人 (7127) 介型士 後 藤 洋 介

